You signed in with another tab or window. Reload to refresh your session.You signed out in another tab or window. Reload to refresh your session.You switched accounts on another tab or window. Reload to refresh your session.Dismiss alert
Copy file name to clipboardExpand all lines: Basic Verilog structures/Controllers.md
+1-1Lines changed: 1 addition & 1 deletion
Original file line number
Diff line number
Diff line change
@@ -19,7 +19,7 @@
19
19
3. На входе `write_enable_i` выставлено значение `0`.
20
20
4. На входе `addr_i` выставлено значение `0xАДРЕС`
21
21
22
-
Обратите внимание на то, что **запрос на чтение** должен обрабатываться **синхронно** (выходные данные должны выдаваться по положительному фронту `clk_i`) так же как был реализован порт на чтение памяти данных в [ЛР№6](../06.%20Main%20memory/).
22
+
Обратите внимание на то, что **запрос на чтение** должен обрабатываться **синхронно** (выходные данные должны выдаваться по положительному фронту `clk_i`) так же как был реализован порт на чтение памяти данных в [ЛР№6](../Labs/06.%20Main%20memory/).
23
23
24
24
При описании поддерживаемых режимов доступа по данному адресу используются следующее обозначения:
-[firmware/mem_files/lab_13_ps2_vga_instr.mem](firmware/mem_files/lab_13_ps2_vga_instr.mem) — этим файлом необходимо проинициализировать память инструкций
764
+
-[firmware/mem_files/lab_13_ps2ascii_data.mem](firmware/mem_files/lab_13_ps2ascii_data.mem) — этим файлом необходимо проинициализировать память данных
Вам необходимо добавить в проект все эти файлы. Последние три файла отвечают за инициализацию памятей шрифтов[[3](https://fontstruct.com/fontstructions/show/346317/easycode)], символов и цветов. Инициализация будет выполнена автоматически. Главное, чтобы файлы были добавлены в проект.
770
770
@@ -836,7 +836,7 @@ module vga_sb_ctrl (
836
836
-`char_tiff_rdata_o` подаётся на выход `read_data_o`.
837
837
838
838
> [!Important]
839
-
> Обратите внимание на то, что контроллер vga является единственным контроллером, для которого не нужно реализовывать регистр перед выходом read_data_o для реализации синхронного чтения. Данная особенность обусловлена тем, что внутри модуля `vgachargen` уже находится блочная память с синхронным портом на чтение. Добавление ещё одного регистра приведёт к тому, данные будут "опаздывать" на один такт. Таким образом, данные на выход `read_data_o` необходимо подавать с помощью чисто комбинационной логики.
839
+
> Обратите внимание на то, что контроллер vga является единственным контроллером, для которого не нужно реализовывать регистр перед выходом read_data_o для реализации синхронного чтения. Данная особенность обусловлена тем, что внутри модуля `vgachargen` уже находится блочная память с синхронным портом на чтение. Добавление ещё одного регистра приведёт к тому, что данные будут "опаздывать" на один такт. Таким образом, данные на выход `read_data_o` необходимо подавать с помощью чисто комбинационной логики.
0 commit comments