Skip to content

Commit 3feb6a8

Browse files
A-re-sHepoH3
andauthored
fix lectures typos (#138)
* Update 06. RISC-V architecture.md * Update 02. Instruments.md * Update 03. Digital arithmetics.md * Update 04. Operations units.md * Update 05. Sequencial logic.md * Update 07. RISC-V programming.md * Update 08. Singlecycle processor.md * Update 09. Multicycle processor.md * Update 10. Pipeline processor.md * Update 11. Pipeline hazards.md * Update Lectures/02. Instruments.md * Update Lectures/04. Operations units.md --------- Co-authored-by: Andrei Solodovnikov <[email protected]>
1 parent f6a173a commit 3feb6a8

9 files changed

+30
-24
lines changed

Lectures/02. Instruments.md

Lines changed: 8 additions & 2 deletions
Original file line numberDiff line numberDiff line change
@@ -2,13 +2,19 @@
22

33
![../.pic/Lectures/02.%20Instruments/fig_01.jpg](../.pic/Lectures/02.%20Instruments/fig_01.jpg)
44

5-
Для каких бы специализированных задач не разрабатывались процессоры, структурно любой их них состоит из 4 основных блоков: ***память,*** для хранения данных и команд, ***операционное устройство***, для выполнения различных операций над данными, ***блока интерфейсной логики***, для сопряжения ядра процессора с внешним миром, и ***устройства управления***, которое последовательно считывает инструкции из памяти, дешифрует их и в соответствии с этим управляет всеми блоками процессора.
5+
Для каких бы специализированных задач не разрабатывались процессоры, структурно любой их них состоит из 4 основных блоков:
6+
7+
- **память** — для хранения данных и команд;
8+
- **операционное устройство** — для выполнения различных операций над данными;
9+
- **блок интерфейсной логики** — для сопряжения ядра процессора с внешним миром;
10+
- **устройство управления** — последовательно считывает инструкции из памяти, дешифрует их и в соответствии с этим управляет всеми блоками процессора.
11+
612

713
И даже при большом выборе моделей на рынке, в новых инженерных и научных областях все больше и больше применяются специализированные решения на основе *программируемых логических интегральных схем* (ПЛИС, *англ*. FPGA) - микросхем с реконфигурируемой структурой. Разработка проектов на ПЛИС практически всегда ведется с использованием *языков описания аппаратуры*(hardware description language, HDL). Одним из наиболее популярных языков является Verilog HDL. Мы рассмотрели его основные языковые конструкции.
814

915
![../.pic/Lectures/02.%20Instruments/fig_02.jpg](../.pic/Lectures/02.%20Instruments/fig_02.jpg)
1016

11-
В заключении было рассказано про такое понятие, как ***критический путь***. Сигналу требуется время, чтобы пройти через логический вентиль. Комбинационная схема, как правило, стоит из нескольких рядов цифровых вентилей. Так вот, критический путь, это самый длинный путь прохождения сигнала через схему. Другими словами, цепь с самой большой задержкой распространения сигнала от входа до выходы. Критический путь характеризует скорость работы устройства – чем он больше, тем дольше будет реакция устройства на изменение входного сигнала.
17+
В заключении было рассказано про такое понятие, как ***критический путь***. Сигналу требуется время, чтобы пройти через логический вентиль. Комбинационная схема, как правило, состоит из нескольких рядов цифровых вентилей. Так вот, критический путь, это самый длинный путь прохождения сигнала через схему. Другими словами, цепь с самой большой задержкой распространения сигнала от входа до выхода. Критический путь характеризует скорость работы устройства – чем он больше, тем дольше будет реакция устройства на изменение входного сигнала.
1218

1319
![../.pic/Lectures/02.%20Instruments/fig_03.jpg](../.pic/Lectures/02.%20Instruments/fig_03.jpg)
1420

Lectures/03. Digital arithmetics.md

Lines changed: 5 additions & 5 deletions
Original file line numberDiff line numberDiff line change
@@ -1,18 +1,18 @@
11
# Лекция 3. Цифровая арифметика. Арифметико-логическое устройство
22

3-
На этой лекции мы вспомнили как складываются числа, на примере сложения в столбик. Для двоичных и десятичных чисел это делается одинаково. Разряды чисел складываются с учетом переносов от прошлых разрядов.
3+
На этой лекции мы вспомнили, как складываются числа, на примере сложения в столбик. Для двоичных и десятичных чисел это делается одинаково. Разряды чисел складываются с учетом переносов от прошлых разрядов.
44

55
![../.pic/Lectures/03.%20Digital%20arithmetics/fig_01.png](../.pic/Lectures/03.%20Digital%20arithmetics/fig_01.png)
66

7-
Особенностью цифровой арифметики является то, что она модульная, то есть ограничена некоторым максимальным числом, больше которого не существует. В данном случае модульная арифметика ограничена разрядностью цифрового устройства. Например, 3-битный сумматор не может выдать число, больше 111, то есть 7 в десятичной системе счисления. Можно сказать, что в такой арифметике не числовая прямая, а числовой круг. Операции сложения и вычитания — это движение по этому кругу в одну или в другую сторону. Благодаря особенностям такой арифметики можно выполнять вычитание используя операцию сложения. Выражение (**A — B**) эквивалентно выражению (**A + ~B + 1**). При этом к числам можно относиться либо как к беззнаковым (только положительным), либо как к знаковым (в таком случае старший бит числа указывает на знак, 1 — минус).
7+
Особенностью цифровой арифметики является то, что она модульная, то есть ограничена некоторым максимальным числом, больше которого не существует. В данном случае модульная арифметика ограничена разрядностью цифрового устройства. Например, 3-битный сумматор не может выдать число, больше 111, то есть 7 в десятичной системе счисления. Можно сказать, что в такой арифметике не числовая прямая, а числовой круг. Операции сложения и вычитания — это движение по этому кругу в одну или в другую сторону. Благодаря особенностям такой арифметики можно выполнять вычитание используя операцию сложения. Выражение (**A — B**) эквивалентно выражению (**A + ~B + 1**). При этом к числам можно относиться либо как к беззнаковым (только положительным), либо как к знаковым (в таком случае старший бит числа указывает на знак, 1 — минус).
88

99
![../.pic/Lectures/03.%20Digital%20arithmetics/fig_02.png](../.pic/Lectures/03.%20Digital%20arithmetics/fig_02.png)
1010

1111
В зависимости от того используются ли числа в дополнительном коде (отрицательные) или нет по-разному определяется переполнение, то есть когда результат выходит за разрядную сетку и, следовательно, не является достоверным. Если предполагается, что операция производится только над положительными числами, то переполнением считается появление переноса от старшего разряда. Если же предполагается, что в операции используются и положительные и отрицательные числа, то переполнением является ситуация, в которой знак результата операции отличается от одинаковых знаков операндов.
1212

1313
![../.pic/Lectures/03.%20Digital%20arithmetics/fig_03.png](../.pic/Lectures/03.%20Digital%20arithmetics/fig_03.png)
1414

15-
Операции сложения и вычитания выполняются на одном из основных модулей процессора — сумматоре. Он строится из нескольких простых *однобитных полных сумматоров*, складывающих три бита: по одному биту от каждого из операндов и входной бит переноса (от предыдущего разряда), и формировать в качестве результата два бита: бит суммы и бит переноса для следующего разряда.
15+
Операции сложения и вычитания выполняются на одном из основных модулей процессора — сумматоре. Он строится из нескольких простых *полных однобитных сумматоров*, складывающих три бита: по одному биту от каждого из операндов и входной бит переноса (от предыдущего разряда), и формирующих в качестве результата два бита: бит суммы и бит переноса для следующего разряда.
1616

1717
![../.pic/Lectures/03.%20Digital%20arithmetics/fig_04.png](../.pic/Lectures/03.%20Digital%20arithmetics/fig_04.png)
1818

@@ -30,7 +30,7 @@
3030

3131
В рассмотренном АЛУ поддерживается 7 операций (операция 011 бессмысленна). Плюс такого подхода — простота проектирования, простота изменения структуры.
3232

33-
Другой подход к построению АЛУ предполагает выведения оптимальных выражений, в которых конкретные значения управляющих сигналов преобразуют выражение так, чтобы оно выполняло требуемую операцию. В рассмотренном примере поддерживается 48 операций (но некоторые повторяются):
33+
Другой подход к построению АЛУ предполагает вывод оптимальных выражений, в которых конкретные значения управляющих сигналов преобразуют выражение так, чтобы оно выполняло требуемую операцию. В рассмотренном примере поддерживается 48 операций (но некоторые повторяются):
3434

3535
- 32 арифметических:
3636
- 16 операций когда M=1, P<sub>i-1</sub>=0;
@@ -43,7 +43,7 @@
4343

4444
Например, чтобы выполнить операцию A ИЛИ B, надо подать управляющие сигналы S = 0001, M = 0, тогда в выражении R сократятся импликанты с S3, S2, S1 и M, потому что они равны нулю, и останется только R = a | b. Разработка, отладка и изменение конфигурации таких АЛУ сложнее, чем при первом подходе, однако можно получить гораздо больше (пусть и не часто используемых) операций, при меньшем критическом пути.
4545

46-
В конце лекции посмотрели на организацию блоков сравнения, логического и арифметического сдвигов.
46+
В конце лекции посмотрели на организацию блоков сравнения, логических и арифметических сдвигов.
4747

4848
## Основные материалы лекции
4949

Lectures/04. Operations units.md

Lines changed: 2 additions & 2 deletions
Original file line numberDiff line numberDiff line change
@@ -6,7 +6,7 @@
66

77
![../.pic/Lectures/04.%20Operations%20units/fig_01.png](../.pic/Lectures/04.%20Operations%20units/fig_01.png)
88

9-
Быстрой альтернативой, но требующей гораздо больших аппаратных затрат, является параллельные операционные устройства, высчитывающие сразу весь результат.
9+
Быстрой альтернативой, но требующей гораздо больших аппаратных затрат, являются параллельные операционные устройства, высчитывающие сразу весь результат.
1010

1111
Например, параллельный умножитель *k*-разрядных чисел, потребует использования *k*-1 *k*-разрядных сумматора.
1212

@@ -28,7 +28,7 @@
2828

2929
![../.pic/Lectures/04.%20Operations%20units/fig_06.png](../.pic/Lectures/04.%20Operations%20units/fig_06.png)
3030

31-
Альтернативой неидеального стандарта IEEE754, является, возможно, чуть менее неидеальный, появившейся относительно недавно, стандарт posit, в котором используется дополнительное поле режима, имеющего переменную длину.
31+
Альтернативой неидеального стандарта IEEE754, является, возможно, чуть менее неидеальный, появившийся относительно недавно, стандарт posit, в котором используется дополнительное поле режима, имеющего переменную длину.
3232

3333
![../.pic/Lectures/04.%20Operations%20units/fig_07.png](../.pic/Lectures/04.%20Operations%20units/fig_07.png)
3434

Lectures/05. Sequencial logic.md

Lines changed: 2 additions & 2 deletions
Original file line numberDiff line numberDiff line change
@@ -1,6 +1,6 @@
11
# Лекция 5. Последовательностная логика
22

3-
Основной темой лекции было запоминание информации. В основе простейшей ячейки памяти лежит бистабильное устройство, то есть такое, которое может стабильно находиться в одном из двух состояний сколь угодно долго. Таким устройством является два инвертора подключённые друг в друга — выход одного на вход другого. Чтобы иметь возможность менять сохраняемое значение, на входы инверсий можно поместить логическое ИЛИ. С помощью образовавшихся свободных входов можно менять значение, которое в нем хранится. Полученное устройство называется RS-триггер, потому что при подаче 1 на вход R (reset) сохраняется 0, а при подаче 1 на вход S (set) сохраняется 1.
3+
Основной темой лекции было запоминание информации. В основе простейшей ячейки памяти лежит бистабильное устройство, то есть такое, которое может стабильно находиться в одном из двух состояний сколь угодно долго. Таким устройством является два инвертора подключённые друг к другу — выход одного на вход другого. Чтобы иметь возможность менять сохраняемое значение, на входы инверсий можно поместить логическое ИЛИ. С помощью образовавшихся свободных входов можно менять значение, которое в нем хранится. Полученное устройство называется RS-триггер, потому что при подаче 1 на вход R (reset) сохраняется 0, а при подаче 1 на вход S (set) сохраняется 1.
44

55
![../.pic/Lectures/05.%20Sequencial%20logic/fig_01.png](../.pic/Lectures/05.%20Sequencial%20logic/fig_01.png)
66

@@ -24,7 +24,7 @@
2424

2525
![../.pic/Lectures/05.%20Sequencial%20logic/fig_06.png](../.pic/Lectures/05.%20Sequencial%20logic/fig_06.png)
2626

27-
В конце лекции затронули тему конечных автоматов — устройств, способных находиться в одном из конечном количестве состояний. Процессор является гигантским автоматом состояния. Лекция закончилась демонстрацией программируемого устройства с примитивной архитектурой и примером программы, написанной для него.
27+
В конце лекции затронули тему конечных автоматов — устройств, способных находиться в одном из конечного числа состояний. Процессор является гигантским автоматом состояния. Лекция закончилась демонстрацией программируемого устройства с примитивной архитектурой и примером программы, написанной для него.
2828

2929
![../.pic/Lectures/05.%20Sequencial%20logic/fig_07.png](../.pic/Lectures/05.%20Sequencial%20logic/fig_07.png)
3030

0 commit comments

Comments
 (0)